资料下载
×
面向UltraScale+的隔离设计流程(IDF)规则/指南
消耗积分:0 |
格式:pdf |
大小:3.87 MB |
2023-09-13
打马过草原
分享资料个
Zynq UltraScale+ 的隔离设计流程主要介绍如何使用支持 Xilinx Vivado 设计套件的 Xilinx IDF 实现安全关键型设计。
本应用笔记介绍如何使用Xilinx 隔离设计流程 （IDF） 与 Xilinx® Vivado® 设计套件。设计应用程序包括信息保障（单芯片加密）、航空电子、汽车和工业应用。本文档说明如何实现以下目标：
• 在 Xilinx UltraScale+ FPGA 或 Zynq® UltraScale+ ™ ™ MPSoC 中实现隔离功能
• 使用 Xilinx Vivado 隔离验证器 （VIV） 验证隔离
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
