该设计采用63位的pn码作为扩频调制的码序列,在发送端,对信息码进行扩频调制;在接收端,对收到的扩频调制信号进行解扩,增强了系统的抗干扰性和可靠性。同时在Altera公司的Quartus II软件中,使用硬件描述语言VHDL和原理图相结合的方法进行了电路的设计实现。通过把电路下载到Altera公司的CycloneIII 的EP3C10E144C8N芯片中调试,验证了扩频系统的可行性。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !