DS18B20读数据时序:
主机总线从T0时刻从高拉到低电平时,总线只需要保持低电平 7US。之后在T1时刻将总线拉高,产生读时间隙,在讯时间隙在T1时刻后T2时刻前有效。TZ距T0为15US,也就是说。必须在T3时刻前主机完成读数据。DS18B20会在T0后的60US内释放总线.
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !