资料下载
传输线阻抗控制典型应用总结
joehuanshan
分享资料个
在PCB设计中考虑阻抗控制是一个比较复杂的事情，有多方面的因素要同时考虑，如PCB叠层结构、电磁屏蔽、信号完整性、电源完整性、PCB加工能力等。大家都知道，以上各个因素都是相互关联的，采取一定措施达到其中一个目的的同时可能就引入了另一方面的问题，但我们应当围绕我们的设计任务，记住我们要实现的主要功能，需要考虑哪些关键因素，这样才能找到一个符合我们要求的PCB设计方案。本文以下部分主要从信号完整性的角度出发，结合我司在PCB设计中阻抗控制的一些经验进行一些总结和概括，希望能对大家以后在PCB阻抗控制设计方面有所指导。
本文所讨论的均以传统的PCB通孔加工流程为准，带盲孔或埋孔的电路板加工制程与传统印制电路板的加工流程有所不同，所以不在我们的考虑之列。同时考虑到PCB叠层顺序和现代PCB板厚的多样性，本文只给出最常用板厚及信号叠层顺序情况下的阻抗控制范例。
对于四层板来说，常用的PCB厚度有1.5mm、1.6mm和2mm(以上厚度均有±10％的公差)，最常用的信号叠层顺序为Sig/Gnd/Power/Sig，以下为几种情况下四层板阻抗控制的方案：
1、 板厚1.5mm（采用1.2 35/35的芯板，其余两个介质层为2116）。
L1/L4层差分信号(阻抗控制为100Ω)的线宽/间距可以为5/5、5/6、6/7、6/8、6/9(mil/mil)
L1/L4层差分信号(阻抗控制为75Ω)的线宽/间距可以为10/7、10/6、11/9、11/10、10/11(mil/mil)①
计算单端阻抗和差分阻抗的界面分别如下图一和图二：
图二：表面微带传输线差分阻抗计算界面
L1和L2层、L3和L4层之间的介质层用2116，模式为Copper/Gnd(HOZ)，所以厚度H=4.6mil，介电常数为4.5，外层铜厚为1OZ(1.9mil)。
实际板厚：0.01+0.048+0.12+1.2+0.12+0.048+0.01=1.556mm。②
注1：此处差分信号表示方式线宽/间距中的间距指的是两条差分线内侧边到边的距离，在Allegro中设置布线规则中也使用内侧边到边的距离，但在有些参考中用的是两条差分线中心到中心的距离，在应用时要注意加以区别。例：8/8(mil/mil)的差分线如果间距是用内侧边到边的距离表示，则差分线中心到中的间距表示为8/16(mil/mil)。
注2：实际板厚计算中0.01代表的时PCB板表面的阻焊层，阻焊层不会影响控制阻抗，单会影响PCB板的整体厚度。
2、板厚1.5mm（采用1.0 35/35的芯板，其余两层介质用2116x2）。
L1/L4层差分信号(阻抗控制为100Ω)的线宽/间距可以为8/5、9/6、10/7、10/8、11/9 (mil/mil)
L1/L4层差分信号(阻抗控制为75Ω)的线宽/间距可以为18/6、18/7、19/7、19/8、20/8、20/9、20/10 (mil/mil)
计算单端和差分阻抗的界面同上图一和图二。
L1和L2层、L3和L4层之间的介质层用2116×2，模式为Copper/Gnd(HOZ)，所以厚度H=4.6×2= 9.2mil，介电常数为4.5，外层铜厚为1OZ(1.9mil)。
实际板厚：0.01+0.048+0.23+1.0+0.23+0.048+0.01=1.576mm。
3、板厚1.6mm(采用1.2 35/35的芯板，其余两层介质用2116+1080)。
L1/L4层差分信号(阻抗控制为100Ω)的线宽/间距可以为6/4、7/5、8/6、9/7、9/8(mil/mil)
L1/L4层差分信号(阻抗控制为75Ω)的线宽/间距可以为16/7、17/8、17/9、18/10、18/11、18/12、18/13(mil/mil)
计算单端和差分阻抗的界面同上图一和图二。
L1和L2层、L3和L4层之间的介质用2116+1080，模式为Copper/Gnd（HOZ），所以厚度H=4.6+2.8= 7.4mil，介电常数为4.3，外层铜厚为1OZ(1.9mil)。
实际板厚：0.01+0.048+0.19+1.2+0.19+0.048+0.01=1.696mm。
4、板厚1.6mm(采用1.0 35/35的芯板，L1和L2层、L3和L4层之间的介质用7628+2116)。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
