资料下载
×
基于DSP的USB接口设计方案简析
消耗积分:1 |
格式:rar |
大小:0.3 MB |
2017-10-21
分享资料个
摘要：介绍了一种基于DSP的USB 接口设计方案，分别从接口的硬件设计、接口操作原理、软件设计流程以及中断服务程序设计要点等方面进行阐述，并利用Cypress 公司提供的USB2.0 接口芯片CY7C68001 实现了USB2.0 从机接口设计，通过硬件平台的搭建和软件程序设计，实现了PC 机与DSP 之间高速双向地传输数据。
1 引言
近年来，随着数字信号技术的发展，需要处理的数据量越来越大，处理的速度也越来越快，因此具有高速性能DSP 芯片的应用得到了广泛重视。而通过DSP 处理的数据往往要传输给PC 机进行存储和再处理，那么就必须解决DSP 与 PC 机之间的高速通信问题。本设计方案以德州仪器（TI）的C5000 系列DSP 芯片TMS320VC5416为微处理器，利用Cypress公司提供的USB2.0接口芯片CY7C68001 实现了USB2.0 从机接口设计，从而使PC机与DSP 通过USB2.0 接口实现高速双向地传输数据。
2 TMS320VC5416 与CY7C68001 EZUSBSX2硬件接口设计
系统方案采用PC机作为上位机，负责USB总线上检测到设备接入并进行枚举、识别的过程，并且可以通过在PC机上运行应用程序来控制数据的传输。USB芯片作为USB设备端，连接DSP与上位机的数据交换。DSP用于实现USB协议，通过DSP编程实现DSP数据通过USB接口与PC机通信，且USB芯片的描述符写入及各种命令状态的处理均通过DSP编程实现。
TMS320VC5416 是TI 的一款16bit 定点高性能DSP，由于VC5416的功耗低、性能高，其分开的指令和数据空间使该芯片具有高度的并行操作能力，在单周期内允许指令和数据同时存取，再加上高度优化的指令集，使得该芯片具有很高的运算速度，同时该芯片本身具有丰富的片内存储器资源以及多种片上外设，因此在工程界得到了广泛的应用。
Cypress 公司的CY7C68001 EZ-USB SX2 是一款高性能、使用方便的USB2.0 接口芯片，满足USB2.0 协议，可工作在高速（480Mbps）或全速（12Mbps）模式下，提供一个控制端点用于处理USB设备的请求以及四个可配置端点用于传输控制和数据信号，这四个端点共享一个4KB的FIFO空间，具备标准的8位或16位外部主机接口，可无缝连接多种标准微处理器，比方说DSP、ASIC和FPGA等，并可根据需求设置为同步或异步接口，片内集成锁相环（PLL），该芯片广泛应用于DSL调制解调器、MP3、读卡器、数码照机、扫描仪、打印机等设备。
系统的硬件接口设计如图1、图2所示，两者通过数据、地址总线以及读、写信号线等进行通信，CY7C68001的片选信号连接至TMS320VC5416 的I/O空间片选信号上，CY7C68001 的FIFO扩展在VC5416 的I/O 空间上。
电源部分采用一片1117 将5V 转为3.3V供给CY7C68001EZ-USB SX2，模拟地与数字地之间采用磁珠连接，复位部分采用RC电路设计，且芯片资料上介绍有典型值100KΩ和0.1μF。
3 接口操作原理
CY7C68001 有两个外部接口：
（1） 命令接口：用来访问CY7C68001 寄存器、Endpoint 0缓冲器，以及描述表。
（2） FIFO数据接口：用来访问4个1K字节的FIFO中的数据。
这两个外部接口均可以通过同步或异步的方式进行访问。
本设计采用异步的方式进行访问。根据图3 的地址分配，利用TMS320VC5416 的三根高位地址线（A11、A12、A13）连接CY7C68001 的FIFOAD0/1/2，用以选择FIFO2、FIFO4、FIFO6、FIFO8以及命令接口，其地址表如图3所示。CY7C68001的地址线FIFOADR［2:0］为100B 时，选中CY7C68001 的命令口（Command）。通过CY7C68001的命令口，可以访问37个寄存器、Endpoint 0缓冲器（64个字节FIFO）和描述表（500个字节FIFO）等，对这些寄存器进行读写方式采用二次寻址方式，即首先通过命令口将要寻址的寄存器的子地址和操作类型（读或写）写入，然后再通过命令口将数据读出或写入相应的寄存器。
1 引言
近年来，随着数字信号技术的发展，需要处理的数据量越来越大，处理的速度也越来越快，因此具有高速性能DSP 芯片的应用得到了广泛重视。而通过DSP 处理的数据往往要传输给PC 机进行存储和再处理，那么就必须解决DSP 与 PC 机之间的高速通信问题。本设计方案以德州仪器（TI）的C5000 系列DSP 芯片TMS320VC5416为微处理器，利用Cypress公司提供的USB2.0接口芯片CY7C68001 实现了USB2.0 从机接口设计，从而使PC机与DSP 通过USB2.0 接口实现高速双向地传输数据。
2 TMS320VC5416 与CY7C68001 EZUSBSX2硬件接口设计
系统方案采用PC机作为上位机，负责USB总线上检测到设备接入并进行枚举、识别的过程，并且可以通过在PC机上运行应用程序来控制数据的传输。USB芯片作为USB设备端，连接DSP与上位机的数据交换。DSP用于实现USB协议，通过DSP编程实现DSP数据通过USB接口与PC机通信，且USB芯片的描述符写入及各种命令状态的处理均通过DSP编程实现。
TMS320VC5416 是TI 的一款16bit 定点高性能DSP，由于VC5416的功耗低、性能高，其分开的指令和数据空间使该芯片具有高度的并行操作能力，在单周期内允许指令和数据同时存取，再加上高度优化的指令集，使得该芯片具有很高的运算速度，同时该芯片本身具有丰富的片内存储器资源以及多种片上外设，因此在工程界得到了广泛的应用。
Cypress 公司的CY7C68001 EZ-USB SX2 是一款高性能、使用方便的USB2.0 接口芯片，满足USB2.0 协议，可工作在高速（480Mbps）或全速（12Mbps）模式下，提供一个控制端点用于处理USB设备的请求以及四个可配置端点用于传输控制和数据信号，这四个端点共享一个4KB的FIFO空间，具备标准的8位或16位外部主机接口，可无缝连接多种标准微处理器，比方说DSP、ASIC和FPGA等，并可根据需求设置为同步或异步接口，片内集成锁相环（PLL），该芯片广泛应用于DSL调制解调器、MP3、读卡器、数码照机、扫描仪、打印机等设备。
系统的硬件接口设计如图1、图2所示，两者通过数据、地址总线以及读、写信号线等进行通信，CY7C68001的片选信号连接至TMS320VC5416 的I/O空间片选信号上，CY7C68001 的FIFO扩展在VC5416 的I/O 空间上。
电源部分采用一片1117 将5V 转为3.3V供给CY7C68001EZ-USB SX2，模拟地与数字地之间采用磁珠连接，复位部分采用RC电路设计，且芯片资料上介绍有典型值100KΩ和0.1μF。
3 接口操作原理
CY7C68001 有两个外部接口：
（1） 命令接口：用来访问CY7C68001 寄存器、Endpoint 0缓冲器，以及描述表。
（2） FIFO数据接口：用来访问4个1K字节的FIFO中的数据。
这两个外部接口均可以通过同步或异步的方式进行访问。
本设计采用异步的方式进行访问。根据图3 的地址分配，利用TMS320VC5416 的三根高位地址线（A11、A12、A13）连接CY7C68001 的FIFOAD0/1/2，用以选择FIFO2、FIFO4、FIFO6、FIFO8以及命令接口，其地址表如图3所示。CY7C68001的地址线FIFOADR［2:0］为100B 时，选中CY7C68001 的命令口（Command）。通过CY7C68001的命令口，可以访问37个寄存器、Endpoint 0缓冲器（64个字节FIFO）和描述表（500个字节FIFO）等，对这些寄存器进行读写方式采用二次寻址方式，即首先通过命令口将要寻址的寄存器的子地址和操作类型（读或写）写入，然后再通过命令口将数据读出或写入相应的寄存器。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
