资料下载
×
设计成本低、可重复使用的配电架构分析
消耗积分:0 |
格式:rar |
大小:0.3 MB |
2017-11-14
分享资料个
配电架构 DC-DC POL
最近，航天子系统采用的先进半导体最底限是需有多个低电压、具高电流轨条件，例如核心电压小于1伏特（V）/30安培（A）的现场可编程门阵列（FPGA）。此外，各个负载也须具有独特的排序、暂瞬、线路与负载调节的要求，这样会让配电网络的设计变得更复杂。
目前航天总线提供28和100伏特不稳定的电源轨，可用于为最新的航天级半导体生成隔离的、有效率的稳压电源。为满足未来航天子系统的需求，开发一个低成本、可扩展的配电架构，且可重复的设计是寻求从28或100伏特两种输入中，可有效地生成多个较小的电轨，并同时限制功率转换的总数。
航天级直流对直流（DC-DC）转换器可有一致的封包，印刷电路板（PCB）接脚和输出接脚要允许第一级功率变换以满足特定任务的需求，而无须重新设计硬件的设计架构。这是提供一个低成本、可重复使用、可扩展、可靠及高效率配电架构必要的一个关键要求！
开发一个低成本、可重复使用配电架构需要放眼于完整的设计，并非单独组件的价格。有些在单个封装内，整合包含一个转换器和控制回路的装置，仅要求线电压，其他的装置则需要外部电感与电容，这外部电感与电容将增加整体成本、面积、布局和设计负担。一些DC-DC包含内部电磁干扰（EMI）滤波器，而有些则需要设计者添加必要的被动组件。
下面的方块图（图1）比较航天级DC-DC转换器相对面积，可用于无论是从28或100伏特总线输入产生的中间电压，有些提供隔离输出和几个包含内部EMI滤波器。许多厂商提供不同合格范围，这些范围是根据DC-DC转换器的额定功率、输入电压、输出数量、封装类型、拓扑结构或对辐射的耐受程度而来。
最近，航天子系统采用的先进半导体最底限是需有多个低电压、具高电流轨条件，例如核心电压小于1伏特（V）/30安培（A）的现场可编程门阵列（FPGA）。此外，各个负载也须具有独特的排序、暂瞬、线路与负载调节的要求，这样会让配电网络的设计变得更复杂。
目前航天总线提供28和100伏特不稳定的电源轨，可用于为最新的航天级半导体生成隔离的、有效率的稳压电源。为满足未来航天子系统的需求，开发一个低成本、可扩展的配电架构，且可重复的设计是寻求从28或100伏特两种输入中，可有效地生成多个较小的电轨，并同时限制功率转换的总数。
航天级直流对直流（DC-DC）转换器可有一致的封包，印刷电路板（PCB）接脚和输出接脚要允许第一级功率变换以满足特定任务的需求，而无须重新设计硬件的设计架构。这是提供一个低成本、可重复使用、可扩展、可靠及高效率配电架构必要的一个关键要求！
开发一个低成本、可重复使用配电架构需要放眼于完整的设计，并非单独组件的价格。有些在单个封装内，整合包含一个转换器和控制回路的装置，仅要求线电压，其他的装置则需要外部电感与电容，这外部电感与电容将增加整体成本、面积、布局和设计负担。一些DC-DC包含内部电磁干扰（EMI）滤波器，而有些则需要设计者添加必要的被动组件。
下面的方块图（图1）比较航天级DC-DC转换器相对面积，可用于无论是从28或100伏特总线输入产生的中间电压，有些提供隔离输出和几个包含内部EMI滤波器。许多厂商提供不同合格范围，这些范围是根据DC-DC转换器的额定功率、输入电压、输出数量、封装类型、拓扑结构或对辐射的耐受程度而来。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
