资料下载
×
2.45GHzWLAN功率放大器设计方案解析
消耗积分:1 |
格式:rar |
大小:0.6 MB |
2017-11-14
分享资料个
1 引言
近年来，随着无线通信技术的迅速发展，对全集成、高性能、低成本的无线收发机的需求变得越来越迫切。而发射机系统中的一个关键模块就是功率放大器，从功耗方面考虑，功率放大器的功率损耗在发射机的总功耗中占有很大比例。于是一个高效率的CMOS 功率放大器的设计就显得尤为重要。而随着RF CMOS技术的不断发展 ，使得基于Si CMOS工艺的射频集成电路在GHz频段上的性能上有了很大的提高，而且它具有高集成度、低功耗、低成本的特点，能够和基带数字电路相兼容。最终可以实现片上系统集成（SOC）。所以近年来对于Si的CMOS射频集成电路的研究成为国际上研究的热点。
功率放大器通常分为线性和非线性两大类，线性放大器有四种： A、B 、AB和 C，它们的主要差别在于栅极偏置情况不同，这类传统的功率放大器具有较高的线性度，但效率较低；非线性放大器主要有D、E和F。对于本文的无线局域网而言，由于要求具备高线性。所以两级分别采用的是A和AB类放大模式。
2 功率放大器的电路设计
一个典型的功率放大器一般包括输入匹配网络、晶体管放大电路、级间匹配网络、偏置网络和输出阻抗匹配网络等 ，如下图1所示。
图1 功率放大器结构框图
2.1 自偏置共源共栅（Cascode）结构
对于功放而言，标准的0.18um CMOS工艺的晶体管漏栅间的最大电源电压为2V，击穿电压大约是4V。在功放中，管子漏端的直流与交流电压之和可达到2-3倍的电源电压，这就给管子的栅氧化层带来击穿的危险。在设计PA时，晶体管所能承受的最高电压Vmax受到晶体管击穿电压的限制，而最小电压则受到Knee电压的限制。而功率放大器采用Cascode结构可以缓解晶体管击穿的压力，提高功率放大器输出电压的摆幅，从而降低对晶体管最大电流能力的要求，提高功率放大器的效率，并减小输出晶体管的尺寸。实际在共源共栅结构的放大器中，共栅晶体管是电压击穿和热载流子效应的瓶颈。
所以本文采用了Cascode自偏置结构和厚栅器件，不仅可以改善深亚微米CMOS器件的低击穿电压，同时还可以减小热载流子效应影响。图３所示的传统Cascode放大器中M2的栅漏电压波形，Vg2一直固定在3V，Vd2的正峰值电压在4.8V，所以栅漏电压差为1.8V。为了克服这个问题，图4所示为自偏置Cascode结构放大电路，该结构把M2管的漏端交流电压Vd2引入到栅端Vg2上，使我们在设计功放时两个MOS管尽可能有相同的最大漏栅电压。所以，在热载流子效应出现之前M2管有一个大的信号摆幅。对G2的偏置是通过Rb-Cb来实现的。图６所示为M2管的Vd2对Vg2的电压波形，其最大电压差为1.4V。与传统电路比较降低了0.4V，所以自偏置的M2管的Vdg的电压差相对传统结构的M2管降低了23%。
近年来，随着无线通信技术的迅速发展，对全集成、高性能、低成本的无线收发机的需求变得越来越迫切。而发射机系统中的一个关键模块就是功率放大器，从功耗方面考虑，功率放大器的功率损耗在发射机的总功耗中占有很大比例。于是一个高效率的CMOS 功率放大器的设计就显得尤为重要。而随着RF CMOS技术的不断发展 ，使得基于Si CMOS工艺的射频集成电路在GHz频段上的性能上有了很大的提高，而且它具有高集成度、低功耗、低成本的特点，能够和基带数字电路相兼容。最终可以实现片上系统集成（SOC）。所以近年来对于Si的CMOS射频集成电路的研究成为国际上研究的热点。
功率放大器通常分为线性和非线性两大类，线性放大器有四种： A、B 、AB和 C，它们的主要差别在于栅极偏置情况不同，这类传统的功率放大器具有较高的线性度，但效率较低；非线性放大器主要有D、E和F。对于本文的无线局域网而言，由于要求具备高线性。所以两级分别采用的是A和AB类放大模式。
2 功率放大器的电路设计
一个典型的功率放大器一般包括输入匹配网络、晶体管放大电路、级间匹配网络、偏置网络和输出阻抗匹配网络等 ，如下图1所示。
图1 功率放大器结构框图
2.1 自偏置共源共栅（Cascode）结构
对于功放而言，标准的0.18um CMOS工艺的晶体管漏栅间的最大电源电压为2V，击穿电压大约是4V。在功放中，管子漏端的直流与交流电压之和可达到2-3倍的电源电压，这就给管子的栅氧化层带来击穿的危险。在设计PA时，晶体管所能承受的最高电压Vmax受到晶体管击穿电压的限制，而最小电压则受到Knee电压的限制。而功率放大器采用Cascode结构可以缓解晶体管击穿的压力，提高功率放大器输出电压的摆幅，从而降低对晶体管最大电流能力的要求，提高功率放大器的效率，并减小输出晶体管的尺寸。实际在共源共栅结构的放大器中，共栅晶体管是电压击穿和热载流子效应的瓶颈。
所以本文采用了Cascode自偏置结构和厚栅器件，不仅可以改善深亚微米CMOS器件的低击穿电压，同时还可以减小热载流子效应影响。图３所示的传统Cascode放大器中M2的栅漏电压波形，Vg2一直固定在3V，Vd2的正峰值电压在4.8V，所以栅漏电压差为1.8V。为了克服这个问题，图4所示为自偏置Cascode结构放大电路，该结构把M2管的漏端交流电压Vd2引入到栅端Vg2上，使我们在设计功放时两个MOS管尽可能有相同的最大漏栅电压。所以，在热载流子效应出现之前M2管有一个大的信号摆幅。对G2的偏置是通过Rb-Cb来实现的。图６所示为M2管的Vd2对Vg2的电压波形，其最大电压差为1.4V。与传统电路比较降低了0.4V，所以自偏置的M2管的Vdg的电压差相对传统结构的M2管降低了23%。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
