资料下载
×
SoC的低功耗设计
消耗积分:2 |
格式:rar |
大小:0.34 MB |
2018-02-07
分享资料个
面向便携式设备的SoC设计，不仅仅要求性能高、体积小，更要求功耗低。一般而言，SoC的静态功耗很小，而对负载电容充放电的动态功耗很大。
SoC内部，总线上挂着很多功能设备，导致总线的电容负载很大。如果总线与片外设备联系，那么，它还要驱动很长的片外连线以及片外设备，负载高达50pF，比SoC内部各个节点的电容负载0.05pF高出三个量级。一般而言，总线的功耗占SoC总功耗的10%80%一个已经对内部电路优化过的SoC，总线功耗约占5 0%。随着宽度的增加，总线消耗的功率占SoC总功率的比重越来越大，因此，总线的低功耗设计很重要。
很多通过减少总线动态翻转来降低总线功耗的算法已经被提出来。数据总线的数据随机性较大，地址总线的地址向量连续性较大。它们传送的数值各有特点，所以，针对不同类型总线的算法也不一样。针对数据总线有bus-inve rt算法，针对地址总线有PBE （Page-Ba s ed Encoding）算法、WZE（Working Zone Encoding）算法等。本文利用地址总线零翻转编码方法，通过设计编码器和解码器的结构，有效地降低SoC地址总线的功耗。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
