资料下载
×
基于VHDL的正交编码脉冲电路解码计数器设计
消耗积分:10 |
格式:rar |
大小:3333 |
2010-03-01
王涛
分享资料个
针对正交编码脉冲电路脉冲（ｑｕａｄｒａｔｕｒｅｅｎｃｏｄｅｒｐｕｌｓｅ，ＱＥＰ）的解码和计数的问题，给出了ＱＥＰ解码计数器的解决方案．本方案在复杂可编程逻辑器件（ｃｏｍｐｌｅｘｐｒｏｇｒａｍｍａｂｌｅｌｏｇｉｃｄｅｖｉｃｅ，ＣＰＬＤ）中使用ＶＨＤＬ（ＶＨＳＩＣｈａｒｄｗａｒｅｄｅ?
ｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅ）实现语言硬件编程．整个解码计数器设计分为脉冲边沿检测器，计数脉冲和计数方向发生器，上下行计数器三部分，成功的解决了由传感器抖动引起频繁换向时准确计数的问题．该解决方案使用Ａｌｔｅｒａ公司的ＱｕａｒｔｕｓＩＩ软件进行设计并进行了仿真分析，最后给出了基于此技术的机床数显表的应用实例来说明此技术的可行性和柔性．
关键词：正交编码脉冲；解码；ＶＨＤＬ硬件语言编程；复杂可编程逻辑器件
ｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅ）实现语言硬件编程．整个解码计数器设计分为脉冲边沿检测器，计数脉冲和计数方向发生器，上下行计数器三部分，成功的解决了由传感器抖动引起频繁换向时准确计数的问题．该解决方案使用Ａｌｔｅｒａ公司的ＱｕａｒｔｕｓＩＩ软件进行设计并进行了仿真分析，最后给出了基于此技术的机床数显表的应用实例来说明此技术的可行性和柔性．
关键词：正交编码脉冲；解码；ＶＨＤＬ硬件语言编程；复杂可编程逻辑器件
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(2)
发评论
-
lqingcheng
2011-10-26
0 回复 举报谢谢，分享 收起回复
-
jolin
2011-03-28
0 回复 举报多谢，最近正好在看这个。非常有用 收起回复
- 相关下载
- 相关文章
