Longsys DDR5内存横空出世，多项实测数据首次对公众开放

【紫光同创国产FPGA教程】【第十章】DDR3读写测试实验

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章PL读写PS端DDR数据

关于四层板PCB设计阻抗匹配的要求和建议

DDR的三大关键技术详解

PCB设计：DDR的调试案例

NVDIMM-P内存最新技术，能够在意外断电时保留原有数据

关于一个一个等时不等长的DDR设计

芯片驱动内阻是不是越小越好，上升沿的斜率是不是越陡越好？

PCB设计：我们需要背钻吗？

DDR仿真需要提取多少频率 不同的频率对波形有何差别

关于DDR信号的如何去判断信号质量？

Vref偏移对DDR会造成什么影响？

围绕拓扑结构与端接展开，浅谈对fly-by结构

PCB设计：时钟与地址/控制信号波形之间的位置关系

硬件失效的主要原因是什么

内存的种类及发展史 DDR种类介绍

DDR5的基本信号完整性 DDR5频率相关损耗和反射

基于ZU+的外挂8颗DDR4的设计案例分析

Xilinx ZYNQ UltraScale+四大系列概览