SV Structure作为module的input/output
利用Python生成module instance
SDK中的B85m_module例程的使用及注意事项
Verilog testbench总结
HarmonyOS应用开发-module名字冲突解决方案