搜索内容
登录
UVM
0人关注
UVM是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。
...展开
158
文章
0
视频
26
帖子
19126
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
UVM中的虚拟序列：为什么，如何？
2023-05-29
776阅读
UVM Transaction-Level验证组件
2023-05-29
612阅读
深度剖析UVM中的Analysis port
2023-05-28
2497阅读
UVM中sequence的那些事儿
2023-05-26
1015阅读
如何在自己的电脑上跑一个UVM_demo呢？
2023-05-26
800阅读
在UVM中component之间如何通信呢？
2023-05-26
1136阅读
UVM中phase的执行顺序
2023-05-26
998阅读
UVM为什么要引入寄存器模型呢？
2023-05-26
1735阅读
factory机制的本质是什么？factory机制式的重载的过程
2023-05-26
881阅读
UVM高级应用
2023-05-26
844阅读
UVM学习笔记（三）
2023-05-26
1087阅读
UVM学习笔记（二）
2023-05-26
1084阅读
UVM学习笔记（一）
2023-05-26
1325阅读
以太网时间敏感网络（TSN）：汽车音视频桥接（AVB）应用的福音
2023-05-26
1913阅读
UVM中add_typewide_sequence和add_sequence的区别
2023-05-24
616阅读
UVM重点归纳：config机制和消息机制调用
2023-05-24
693阅读
UVM TLM的基本概念介绍
2023-05-24
1708阅读
UVM response_handler和get_response机制
2023-05-23
1559阅读
initial begin-end真的是仿真最早执行的吗？
2023-05-22
999阅读
典型的UVM Testbench架构
2023-05-22
2032阅读
上一页
5
/
9
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
UHD
Protues
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
