搜索内容
登录
UVM
0人关注
UVM是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。
...展开
160
文章
0
视频
27
帖子
20123
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
验证IP用户的期望：事务建模
2023-05-29
1055阅读
UVM中的可重用序列
2023-05-29
1601阅读
UVM中的虚拟序列：为什么，如何？
2023-05-29
1670阅读
UVM Transaction-Level验证组件
2023-05-29
1600阅读
深度剖析UVM中的Analysis port
2023-05-28
5031阅读
UVM中sequence的那些事儿
2023-05-26
2366阅读
如何在自己的电脑上跑一个UVM_demo呢？
2023-05-26
2001阅读
在UVM中component之间如何通信呢？
2023-05-26
2168阅读
UVM中phase的执行顺序
2023-05-26
2376阅读
UVM为什么要引入寄存器模型呢？
2023-05-26
3269阅读
factory机制的本质是什么？factory机制式的重载的过程
2023-05-26
1753阅读
UVM高级应用
2023-05-26
1520阅读
UVM学习笔记（三）
2023-05-26
2905阅读
UVM学习笔记（二）
2023-05-26
2747阅读
UVM学习笔记（一）
2023-05-26
2518阅读
以太网时间敏感网络（TSN）：汽车音视频桥接（AVB）应用的福音
2023-05-26
3155阅读
UVM中add_typewide_sequence和add_sequence的区别
2023-05-24
1417阅读
UVM重点归纳：config机制和消息机制调用
2023-05-24
1789阅读
UVM TLM的基本概念介绍
2023-05-24
3214阅读
UVM response_handler和get_response机制
2023-05-23
3233阅读
上一页
5
/
9
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
UHD
Protues
74ls74
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
