搜索内容
登录
Verilog HDL
17人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
43
文章
60
视频
50
帖子
50440
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
FPGA按键消抖的方法
2015-02-03
1611阅读
Verilog HDL典型电路设计_华为
2015-01-23
699阅读
FPGA 应用开发入门与典型实例(修订版)_第3章硬件描述语言 Verilog HDL基础
2015-01-14
790阅读
verilog hdl 详细重点课件1
2014-06-26
338阅读
东南大学Verilog HDL讲义
2014-06-05
1066阅读
复杂数字逻辑系统的Verilog HDL设计方法简介
2014-05-15
554阅读
硬件描述语言verilog HDL基础教程全部课件
2014-04-27
617阅读
多级抽取CIC滤波器的Verilog HDL设计讲解
2014-04-25
1255阅读
第4章 Verilog HDL设计初步
2014-04-02
358阅读
Verilog HDL 那些事儿 建模篇(for DB4CE15)
2014-03-07
1058阅读
VerilogHDL那些事儿.REV3.0
2014-02-16
642阅读
Verilog HDL 那些事儿 - 学习笔记
2013-11-04
525阅读
FPGA工程师手记：FPGA系统设计黄金法则
2013-07-17
2164阅读
Verilog HDL 经典入门教材讲义
2013-07-07
769阅读
Verilog HDL黑金资料
2013-03-06
939阅读
基于MC8051 IP核和FPGA的频率计设计
2012-12-24
2285阅读
Verilog HDL 数字设计教程(贺敬凯)
2012-11-28
2675阅读
设计与验证Verilog HDL（吴继华）
2012-11-28
3720阅读
Verilog HDL 华为入门教程
2012-11-08
781阅读
Verilog HDL程序设计教程
2012-11-08
528阅读
上一页
5
/
7
下一页
相关推荐
更多 >
Verilog HDL
Maxim Integrated
USB3.1
CC3200
ADXL362
时钟信号
D-PHY
蓝牙BLE
汇顶
射频功率放大器
原边反馈
×
20
完善资料，
赚取积分
下载APP
搜索内容
