×

Verilog HDL 那些事儿 建模篇(for DB4CE15)

消耗积分:3 | 格式:pdf | 大小:8815KB | 2014-03-07

cyx610610

分享资料个

黑金FPGA资料全集大放送~~~,包括建模篇、时序篇、整合篇、静态时序分析以及modesim仿真技巧。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(1)
发评论
zlgbgzlgbg 2015-05-09
0 回复 举报
好啊,如何下载 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !