搜索内容
登录
Verilog HDL
17人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
43
文章
60
视频
50
帖子
50440
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
多级抽取CIC滤波器的Verilog HDL设计讲解
2014-04-25
1255
43
第4章 Verilog HDL设计初步
2014-04-02
358
0
Verilog HDL 那些事儿 建模篇(for DB4CE15)
2014-03-07
1058
30
VerilogHDL那些事儿.REV3.0
2014-02-16
642
47
Verilog HDL 那些事儿 - 学习笔记
2013-11-04
525
71
Verilog HDL 经典入门教材讲义
2013-07-07
769
0
Verilog HDL黑金资料
2013-03-06
939
93
Verilog HDL 数字设计教程(贺敬凯)
2012-11-28
2675
490
设计与验证Verilog HDL（吴继华）
2012-11-28
3720
945
Verilog HDL 华为入门教程
2012-11-08
781
32
Verilog HDL程序设计教程
2012-11-08
528
15
Verilog_HDL的基本语法详解（夏宇闻版）
2012-10-08
1870
0
Verilog HDL的基础知识
2012-02-19
444
21
Verilog Coding Style for Efficient Digital Design
2012-01-17
658
0
应用Verilog HDL进行数字系统设计实例
2011-09-27
851
88
Verilog HDL程序设计教程_王金明
2011-09-22
2312
0
Verilog HDL电路设计指导书—华为
2011-09-07
1356
0
Verilog课程讲义(英文)
2011-09-07
836
0
Verilog HDL程序设计例程
2011-09-07
1075
176
上一页
4
/
4
下一页
相关推荐
更多 >
Verilog HDL
Maxim Integrated
USB3.1
CC3200
ADXL362
时钟信号
D-PHY
蓝牙BLE
汇顶
射频功率放大器
原边反馈
×
20
完善资料，
赚取积分
下载APP
搜索内容
