搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
713
文章
652
视频
948
帖子
114220
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
数字硬件建模SystemVerilog-按位运算符
2022-08-12
3537阅读
实际电路中延时分为哪两种
2022-08-10
3895阅读
Verilog HDL指定用户定义原语UDP的能力
2022-08-08
1587阅读
Verilog HDL语言的一些基本知识
2022-08-08
777阅读
IEEE Verilog硬件描述语言标准
2022-08-08
787阅读
Verilog基础知识
2022-08-03
1440阅读
Verilog在设计时候的不方便地方
2022-08-02
1262阅读
Uart协议及Verilog代码
2022-07-31
2354阅读
关于对Verilog代码的维护问题
2022-07-29
1311阅读
深入理解FPGA Verilog HDL语法(一)
2022-07-18
4486阅读
ModelSim手动仿真教程
2022-07-11
6186阅读
Verilog进行组合逻辑设计时的一些注意事项
2022-07-11
2931阅读
数字电路设计的基本流程
2022-07-10
9285阅读
Verilog testbench总结
2022-07-07
5066阅读
从仿真器的角度对Verilog语言的语法规则进行解读
2022-07-07
1100阅读
verilog的一些基本概念
2022-07-07
2156阅读
Verilog写法：组合逻辑+时序逻辑
2022-07-07
7167阅读
Verilog/FPGA开源项目介绍
2022-07-03
3599阅读
处理以太网帧以及IP，UDP和ARP的模块
2022-06-30
1603阅读
西电verilog实验报告
2022-06-30
730阅读
上一页
25
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
UHD
STC12C5A60S2
74ls74
×
20
完善资料，
赚取积分
下载APP
搜索内容
