搜索内容
登录
Verilog
31人关注
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。
...展开
716
文章
652
视频
949
帖子
114722
阅读
关注标签,获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
verilog中端口类型有哪三种
2024-02-23
4289阅读
verilog与其他编程语言的接口机制
2024-02-23
1736阅读
verilog调用模块端口对应方式
2024-02-23
3337阅读
verilog双向端口的使用
2024-02-23
2854阅读
verilog inout用法与仿真
2024-02-23
5316阅读
verilog中repeat必须用begin和end吗
2024-02-23
2348阅读
verilog中initial和always的区别
2024-02-22
4848阅读
verilog中for循环是串行执行还是并行执行
2024-02-22
4660阅读
verilog如何调用其他module
2024-02-22
8901阅读
verilog task和function区别
2024-02-22
2362阅读
verilog function函数的用法
2024-02-22
8841阅读
verilog中function和task的区别
2024-02-22
3331阅读
verilog同步和异步的区别 verilog阻塞赋值和非阻塞赋值的区别
2024-02-22
3154阅读
如何设计一个16比特的减法器呢?
2024-02-19
2076阅读
Verilog状态机+设计实例
原创
2024-02-12
6349阅读
verilog中函数和任务对比
原创
2024-02-12
1680阅读
Verilog HDL数字集成电路设计方法概述
2024-02-03
655阅读
verilog的135个经典实例
2024-02-02
919阅读
怎么用emac实现Verilog自动连线呢?
2024-01-24
3315阅读
verilog运算符的优先级
2024-01-19
5212阅读
上一页
4
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
UHD
Protues
74ls74
STC12C5A60S2
×
20
完善资料,
赚取积分