VerilogHDL语言连续赋值与过程赋值方式如何区分
VerilogHDL可综合设计需要注意什么
阻塞赋值和非阻塞赋值的用法一篇文章就够了
浅析VerilogHDL编译系统的预处理
基于FPGA用VerilogHDL设计实现DDS直接频率合成的方法
基于VerilogHDL语言的FIR数字滤波器设计与实现
VerilogHDL综合性设计