搜索内容
登录
JESD204B
6人关注
JESD204B是一种新型的基于高速SERDES的ADC/DAC数据传输接口。JESD204和JESD204B修订版数据转换器串行接口标准由JEDEC委员会制定，旨在标准化并减少高速数据转换器与FPGA（现场可编程门阵列）等其它器件之间的数据输入/输出数目。
...展开
55
文章
0
视频
54
帖子
19955
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
简述Arria10接口JESD204B的与ADI9144性能
2018-06-20
5511阅读
如何实现JESD204B时钟方案最大性能
2018-05-14
1.1w阅读
基于FPGA连接的JESD204B高速串行链路设计需要考虑的基本硬件及时序问题详解
2018-07-19
6622阅读
针对高速数据转换器的最新高速JESD204B标准带来了验证挑战
2017-11-18
3760阅读
转换器JESD204B与LVDS的综合比较
2017-11-18
2786阅读
FPGA 的高速数据采集设计之JESD204B部分详解
2017-11-18
3933阅读
JESD204B在时钟方面的设计及其验证实现
2017-11-18
2570阅读
JESD204B的广泛应用与串行LVDS接口概述
2017-11-18
2682阅读
JESD204B工作原理及其控制字符详解
2017-11-18
1.8w阅读
JESD204B接口及协议状态过程
2017-11-18
3535阅读
使用JESD204B同步多个ADC
2017-11-18
5357阅读
构建JESD204B链路的步骤
2017-11-18
1.3w阅读
JESD204B标准及演进历程
2017-11-18
1.5w阅读
关于JESD204B转换器与FPGA匹配的设计关键点
2017-11-18
1937阅读
JESD204B发射器的PHY性能的三个关键性能指标详解
2017-11-17
1w阅读
JESD204B与LVDS接口并行 管线式ADC延迟问题分析及解答
2017-11-17
4047阅读
如何在Xilinx FPGA上快速实现JESD204B？操作步骤详细说明
2017-11-17
7280阅读
JESD204B SystemC module 设计简介(一)
2017-11-17
3628阅读
数据转换器的发展史与JESD204B接口设计
2017-11-17
3026阅读
JESD204B输出ADC的多通道低抖动GHz时钟解决方案分析
2017-11-16
8510阅读
上一页
3
/
4
下一页
相关推荐
更多 >
Arduino
28nm
FinFET
20nm
村田
TI公司
罗姆
工业物联网
金升阳
Vicor
MHL
×
20
完善资料，
赚取积分
下载APP
搜索内容
