深入浅出玩转FPGA视频：PLL配置仿真实验

深入浅出玩转FPGA视频：MAX II内部震动时钟使用实验

正点原子开拓者FPGA视频：PLL锁相环实验

FPGA之软件工具篇：PLL IP核的使用讲解

锆石FPGA A4_Nano开发板视频：PLL IP核的使用讲解

PLL的基本概念及典型应用介绍

正交DDS信号的上变频基波输出挑战

导致PLL相位噪声和参考杂散的原因及解决方案

通过信号相位行为提高频谱和功率效率

怎样优化PLL环路来达到理想的相位噪声和抖动

AD951x器件的时钟清除功能的工作原理是怎样的

具有高电压压控振荡器技术的锁相环电路设计

带VCO的锁相环的整数边界杂散信号的产生与消除方法

两款具有优秀相位噪声性能组成的PLL合成器介绍

AN143模型可精确预测PLL系统中参考杂散电平的产生

浅析芯片中PLL中的相位噪声

关于FPGA的三种电源需求浅析

利用集成锁相环提高设计系统的频率性能

反孤岛和智能电网保护

Vivado中PLL开发调用IP的方法