资料下载
×
使用FPGA的数字时钟（计时表）
消耗积分:0 |
格式:zip |
大小:0.13 MB |
2022-11-23
张艳
分享资料个
描述
4 个单 7 段共阳极显示器上的数字时钟（计时）在 Xilinx Spartan 6 FPGA 上实现了硬件。使用.ucf（实现约束）文件将FPGA的用户IO端口分配给.vhd（VHDL）文件的Inputs & Outputs。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
