搜索内容
登录
时钟信号
4人关注
时钟信号是计算机科学以及相关领域用语,时钟信号通常被用于同步电路当中,扮演计时器的角色,保证相关的电子组件得以同步运作。时钟信号是由时钟发生器产生的。它有只有两个电平,一是低电平,另一个是高电平。高电平可以根据电路的要求而不同,例如 TTL 标准的高电平是 5V。
...展开
356
文章
6
视频
86
帖子
28116
阅读
关注标签,获取最新内容
全部
技术
资讯
资料
帖子
视频
产品
为什么要在电路设计中增加一个串联电阻呢?有何作用?
2024-05-09
609阅读
以太网模块简介 以太网模块案例分享
2024-05-07
102阅读
soc设计中的晶振是什么?晶振在SoC设计中的作用
2024-05-07
277阅读
详细讲解SDC语法中的set_input_delay和set_output_delay
2024-05-06
128阅读
DDR和LPDDR内存技术的相同点和不同点比较
2024-04-30
289阅读
STM32单片机学习笔记精华汇总
2024-04-28
446阅读
SOC设计中Clock Gating的基本原理与应用讲解
2024-04-28
186阅读
Xilinx SelectIO资源内部的IDELAYE2应用介绍
2024-04-26
266阅读
FPGA的时钟电路结构原理
2024-04-25
143阅读
SPI总线学习:连接的方式和SPI传输模式
2024-04-25
321阅读
深度总结CAN协议技术
2024-04-24
95阅读
什么是1-Wire串行通信接口?什么是1-Wire的安全产品iButton?
2024-04-22
390阅读
测量时钟信号的探头要求:确保准确性与稳定性
2024-04-22
122阅读
在Verilog中实现Moore型和Mealy型状态机的方法简析
2024-05-01
246阅读
脉冲发生器输出的是什么信号 脉冲信号发生器原理
2024-04-27
781阅读
如何使用频谱仪解决高频时钟辐射超标问题
2024-04-16
376阅读
Vivado编译常见错误与关键警告梳理与解析
2024-04-15
817阅读
测量时钟信号的时候探头带宽如何选择
2024-04-15
164阅读
影响音质的晶振参数有哪些?晶振对音响有何影响?
2024-04-08
239阅读
DDR SDRAM和SDRAM功能及结构差异
2024-04-06
209阅读
上一页
1
/
19
下一页
相关推荐
更多 >
Verilog HDL
Maxim Integrated
USB3.1
CC3200
ADXL362
时钟信号
D-PHY
蓝牙BLE
汇顶
射频功率放大器
原边反馈
×
20
完善资料,
赚取积分