资料下载
ESD的设计心得详细说明
分享资料个
高性能、高能效硅解决方案供应商安森美半导体（ON Semiconductor）日前在台北举行的第七届静电放电保护技术研讨会上，针对如何防止静电放电（ESD） 所带来的损失，从元件、制造和系统三个层级的技术面加以探讨，为业界提供实质建议。要有效降低ESD所带来的损害，除了可选择在制程中直接控制ESD之外，也可以在电子元件中加强抵抗ESD的装置。安森美半导体长期投入于研发ESD保护技术，通过先进的ESD保护技术和完整的产品系列，使电子元件具备优异的电路保护性能。 ESD是整个电子产业共同面临的问题，影响相当广泛，包括生产、封装、测试、以及搬运等每个环节都会受到ESD的影响，静电往往会累积在人体、仪器和存放设备当中，甚至电子元件本身也会累积静电。因此所有IC都必须通过测试来检测是否能使元件免受ESD的损害，这些测试标准包括人体放电静电模式 （Human Body Model；HBM）、机器放电模式 （Machine Model； MM），以及与集成电路（IC）封装大小关系密切的元件充电模式 （Charged Device Model；CDM）。安森美半导体ESD分立产品部的资深专家Robert Ashton博士，在今日的静电放电保护技术研讨会中，特别针对如何配置资源以保护ESD发表演说。Robert Ashton认为，ESD的影响广泛，但不代表必须针对制造与设计流程，均匀的分配资源来防范 ESD的影响。事实上在元件层级的ESD保护上，耗费过多资源只为使IC通过HBM和CDM测试标准，并非明智之举，尤其是业界应进一步探究CDM与元件封装尺寸之间的关系。而在制造领域，厂商应随时提高警觉并改进元件的输送传递；Charged Board Event （CBE） 事件测试，可作为一个实用的测试工具，但不应发展成IC品质管理测试。在系统层级的ESD保护上，Robert Ashton强调从产品着手的重要性，他说：“ESD的控制对便携产品来说，是必需品，不是选项，业界必须投入更多努力，让电子元件更具备抵抗ESD的条件。目前最受国际间多数国家认同的静电测试规范是 IEC 61000-4-2，国际组织ESDA（静电放电保护工程学会）正着手推展和这个测试规范相关的工作，我们期待能尽快看到成熟且稳定一贯的测试方案。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
-
cyzzcyzz
2022-04-30
0 回复 举报骗子， 收起回复
- 相关下载
- 相关文章
