资料下载
经典FPGA开发指南与电路图集的PDF电子书免费下载
分享资料个
在工艺不断进步的推动下，FPGA 产品在逻辑密度、性能和功能上有了极大的提高，同时器件成本的大幅下降，也使得电子设计工程师逐渐倾向于在越来越多的设计方案中采用可编程逻辑器件。在经历了低功耗、低成本以及先进工艺的瓶颈后，FPGA 不断以其可编程和灵活性向更多领域渗透，而众多厂商的加入更使得FPGA 市场日趋白热化。
工业自动化、智能电网、安防监控、以及车载应用等市场领域对FPGA 器件的要求越来越高，在这些应用中，新的市场环境产生了新的设计开发过程，亦增加了电子设备的复杂度。
本文叙述概括了FPGA 应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。
FPGA 的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元（LE）。早期的FPGA 相对比较简单， 所有的功能单元仅仅由管脚、内部buffer、LE、RAM 构建而成，LE 由LUT（查找表）和D 触发器构成，RAM 也往往容量非常小。现在的FPGA 不仅包含以前的LE，RAM也更大更快更灵活，管教IOB 也更加的复杂，支持的IO 类型也更多，而且内部还集成了一些特殊功能单元，包括：
DSP：实际上就是乘加器，FPGA 内部可以集成多个乘加器，而一般的DSP 芯片往往每个core 只有一个。换言之，FPGA 可以更容易实现多个DSP core 功能。在某些需要大量乘加计算的场合，往往多个乘加器并行工作的速度可以远远超过一个高速乘加器。
SERDES：高速串行接口。将来PCI-E、XAUI、HT、S-ATA 等高速串行接口会越来越多。有了SERDES 模块，FPGA 可以很容易将这些高速串行接口集成进来，无需再购买专门的接口芯片。
CPU core：分为2 种，软core 和硬core。软core 是用逻辑代码写的CPU 模块，可以在任何资源足够的FPGA 中实现，使用非常灵活。而且在大容量的FPGA 中还可以集成多个软core，实现多核并行处理。硬core是在特定的FPGA 内部做好的CPU core，优点是速度快、性能好，缺点是不够灵活。
不过，FPGA 还是有缺点。对于某些高主频的应用，FPGA 就无能为力了。现在虽然理论上FPGA 可以支持的500MHz，但在实际设计中，往往200MHz 以上工作频率就很难实现了。
FPGA 设计要点之一：时钟树
对于FPGA 来说，要尽可能避免异步设计，尽可能采用同步设计。同步设计的第一个关键，也是关键中的关键，就是时钟树。一个糟糕的时钟树，对FPGA 设计来说，是一场无法弥补的灾难，是一个没有打好地基的大楼，崩溃是必然的。
具体一些的设计细则：
1）尽可能采用单一时钟；
2）如果有多个时钟域，一定要仔细划分，千万小心；
3）跨时钟域的信号一定要做同步处理。对于控制信号，可以采用双采样；对于数据信号，可以采用异步fifo。需要注意的是，异步fifo 不是万能的，一个异步fifo 也只能解决一定范围内的频差问题。
4）尽可能将FPGA 内部的PLL、DLL 利用起来，这会给你的设计带来大量的好处。
5）对于特殊的IO 接口，需要仔细计算Tsu、Tco、Th，并利用PLL、DLL、DDIO、管脚可设置的delay 等多种工具来实现。简单对管脚进行Tsu、Tco、Th 的约束往往是不行的。
可能说的不是很确切。这里的时钟树实际上泛指时钟方案，主要是时钟域和PLL 等的规划，一般情况下不牵扯到走线时延的详细计算（一般都走全局时钟网络和局部时钟网络，时延固定），和ASIC 中的时钟树不一样。对于ASIC，就必须对时钟网络的设计、布线、时延计算进行仔细的分析计算才行。
FPGA 设计要点之二：FSM
FSM：有限状态机。这个可以说时逻辑设计的基础。几乎稍微大一点的逻辑设计，几乎都能看得到FSM。
FSM 分为moore 型和merly 型，moore 型的状态迁移和变量无关，merly 型则有关。实际使用中大部分都采用merly 型。
FSM 通常有2 种写法：单进程、双进程。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
