资料下载
FPGA开发全攻略工程师创新设计宝典技巧篇PDF电子书免费下载
yx2180901
分享资料个
本文档的主要内容详细介绍的是FPGA开发全攻略工程师创新设计宝典技巧篇PDF电子书免费下载包括了：FPGA应用开发实例，FPGA应用开发实例 ，FPGA开发资源总汇，编委信息与后记
对于需要在 PCB 板上使用大规模 FPGA 器件的设计人员来说，I/O 引脚分配是必须面对的众多挑战之一。由于众多原因，许多设计人员发表为大型FPGA器件和高级BGA封装确定I/O引脚配置或布局方案越来越困难。但是组合运用多种智能 I/O 规划工具，能够使引脚分配过程变得更轻松。
在 PCB 上定义 FPGA 器件的 I/O 引脚布局是一项艰巨的设计挑战，即可能帮助设计快速完成，也有可能造成设计失败。 在此过程中必须平衡 FPGA 和 PCB 两方面的要求，同时还要并行完成两者的设计。 如果仅仅针对 PCB 或 FPGA 进行引脚布局优化，那么可能在另一方面引起设计问题。
为了解引脚分配所引起的后果，需要以可视化形式显示出 PCB 布局和 FPGA 物理器件引脚，以及内部FPGA I/O 点和相关资源。 不幸的是，到今天为止还没有单个工具或方法能够同时满足所有这些协同设计需求。
然而，可以结合不同的技术和策略来优化引脚规划流程并积极采用 Xilinx ® PinAhead 技术等新协同设计工具来发展出一套有效的引脚分配和布局方法。 赛灵思公司在 ISE™ 软件设计套件 10.1 版中包含了 PinAhead。
赛灵思公司开发了一种规则驱动的方法。首先根据 PCB 和 FPGA 设计要求定义一套初始引脚布局，这样利用与最终版本非常接近的引脚布局设计小组就可以尽可能早地开始各自的设计流程。 如果在设计流程的后期由于 PCB 布线或内部 FPGA 性能问题而需要进行调整，在采用这一方法晨这些问题通常也已经局部化了，只需要在 PCB 或 FPGA 设计中进行很小的设计修改。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
