资料下载
×
基于VHDL设计的时序考虑详细资料说明
消耗积分:0 |
格式:rar |
大小:0.45 MB |
2021-01-27
分享资料个
本教程介绍Altera的Quartus R:II软件如何处理基于VHDL硬件描述语言的设计中的计时问题。它讨论了各种定时参数，并解释了用户如何设置特定的定时约束。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
