×

UART VHDL程序说明和时序图

消耗积分:10 | 格式:rar | 大小:142 KB | 2011-03-02

刘杰

分享资料个

The use of hardware description language (HDL) is becoming a more dominant factor, when designing
and verifying FPGA designs. The use of behavior level description not only increases the design
productivity, but also provides unique advantages in the design verification. The most dominant HDLs
today are called Verilog and VHDL. This application note will illustrate the use of Verilog in design and
verification of a digital UART (Universal Asynchronous Receiver & Transmitter).


 

 

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(5)
发评论
0星夜无痕0 2020-05-21
0 回复 举报
谢谢分享 学习了 收起回复
欢迎 2015-04-07
0 回复 举报
说的很详细，资料很好 收起回复
全部评论

下载排行榜

全部5条评论

快来发表一下你的评论吧 !