资料下载
×
数字频率计设计方案
消耗积分:0 |
格式:doc |
大小:407KB |
2011-07-05
分享资料个
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(6)
发评论
-
可可西里去看海
2017-03-10
0 回复 举报不错 收起回复
-
Arbloon
2015-11-18
0 回复 举报我也是课程设计呀。下来看看，希望能学到东西 收起回复
全部评论
- 相关下载
- 相关文章
