资料下载
×
应用于AVS视频解码器的VLD设计
消耗积分:0 |
格式:pdf |
大小:298 KB |
2011-09-26
分享资料个
:设计了一种可应用于国家标准AVS(Audio Video Coding Standard)的变字长解码器，根据码流特点进行硬件模块划分;采用桶形移位器并行解码，每个时钟解一个码字，采用Verilog语言进行设计、模拟，通过了FPGA验证。用0.18 pinCMOS工艺库综合，电路规模为1.6万门左右，最高频率能够达到166MHz，可实时解码72帅/10801高清AVS码流。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
