×

详解TimeQuest

消耗积分:2 | 格式:pdf | 大小:2107KB | 2014-09-23

分享资料个

TimeQuest 采用 Synopsys Design Constraints（SDC）文件格式作为时序约束输入，不同于 Timing Analyzer 采用的 Quartus Settings File（QSF）约束文件。这正是 TimeQuest的优点：采用行业通用的约束语言而不是专有语言，有利于设计约束从 FPGA 向 ASIC 设计流程迁移；有利于创建更细致深入的约束条件。 
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !