资料下载
论基于candence的组装清单做法资料下载
bingxingnanyi
分享资料个
CANDENCE是常用的绘制原理图与PCB的EDA工具之一，它几乎可以完成电子设计的方方面面，包括ASIC设计，FPGA设计，PCB设计等。今天我们来聊聊Cadence软件中使用中关于原理图的组装清单做法。 附件是我对cadence组装清单的制作方法总结，对比，以及我居于公司现阶段条件做的改进方法。在原理图1页到40页的样子，一个完整的组装清单制作大约30min时间。
1 前言
CANDENCE 是常用的绘制原理图与 PCB 的 EDA 工具之一，它几乎可以完 成电子设计的方方面面，包括 ASIC 设计，FPGA 设计，PCB 设计等。今天我们 来聊聊 Cadence 软件中使用中关于原理图的组装清单做法。 2 通常的组装清单做法 2.1 方法一 通常的组装清单做法是导出 boom 单，然后复制其中内容到相应的表格中， 再添加其他相关信息。具体步骤如下： a) 依次（1,2,3）点图 1 中的相应位置，导出 boom 单； b) 将 boom 单中的需要信息（型号，数量，位号等）复制到对应组装清单 表格中，生成的 boom 样子如图 2； c) 再填上组装清单上缺的信息栏，组装清单的格式示例如图 3；
2.2 方法二
方法二的操作步骤和方法一基本一致，唯一的区别在于在建元器件原理图封 装时将组装清单格式中需要的信息全部做进去。封装信息建立的方法如下： a) 常规建立好封装之后，双击器件出来 user properties 界面，如图 4； b) 在 user properties 中点击 new,添加想添加的信息； c) 点击 ok 完成；
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
