资料下载
×
锁相环cd4046应用介绍
消耗积分:10 |
格式:rar |
大小:444 |
2008-08-15
张伟
分享资料个
锁 相 环 CD4046 应 用 介 绍
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，
简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较
器（PC）、压控振荡器（VCO）。低通滤波器三部分组成，如图1所示。
压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的
平均电压Ud 大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号
Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高
频分量后，得到一个平均值电压Ud。这个平均值电压Ud 朝着减小VCO输出频率和输入频率之差的方向变
化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）
称作相位锁定。
当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如
果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个
频率上。锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定
的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。 过去的锁相
环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电
路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0 为
10kHz 下功耗仅为600μW，属微功耗器件。图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功
能如下：
· 1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
· 2脚相位比较器Ⅰ的输出端。
· 3脚比较信号输入端。
· 4脚压控振荡器输出端。
· 5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
· 6、7脚外接振荡电容。
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，
简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较
器（PC）、压控振荡器（VCO）。低通滤波器三部分组成，如图1所示。
压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的
平均电压Ud 大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号
Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高
频分量后，得到一个平均值电压Ud。这个平均值电压Ud 朝着减小VCO输出频率和输入频率之差的方向变
化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）
称作相位锁定。
当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如
果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个
频率上。锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定
的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。 过去的锁相
环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电
路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0 为
10kHz 下功耗仅为600μW，属微功耗器件。图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功
能如下：
· 1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
· 2脚相位比较器Ⅰ的输出端。
· 3脚比较信号输入端。
· 4脚压控振荡器输出端。
· 5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
· 6、7脚外接振荡电容。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(2)
发评论
-
飞一样的梦
2015-12-11
0 回复 举报哈哈哈哈哈哈哈哈哈 收起回复
-
151 2011-08-19
0 回复 举报1561 收起回复
- 相关下载
- 相关文章
