资料下载
如何使用ARM处理器和FPGA进行高速信号采集系统设计
分享资料个
本文提出了一种实现信号采集方案，介绍了由ARM 处理器S3C2410 和EP2C8 FPGA 组成的高速信号采集系统的系统设计，并着重介绍前端硬件的设计，并就ARM 处理器和FPGA 的互联设计进行探讨。利用FPGA 硬件控制A/D 转换，达到了较好的效果，实现了信号的采集与存储。
在图像处理，瞬态信号检测、工业、国防、通信等领域常常需要对传感器等的外部输入信号进行处理与存储。采用ARM 嵌入式处理器与FPGA 的方式来实现高速数据的采集和存储，提供了一种高速度、高精度、低成本的数据采集方案。本系统使用Samsung公司的S3C2410 处理器和Altera 公司的EP2C8 FPGA作为系统的核心，同时使用Ti 公司的A/D 转换芯片ADS5220 对输入信号做模数转换，可以实现采样频率达到1-40MHz。本文从硬件设计角度介绍系统的设计， 着重介绍FPGA 和ARM 处理器的互联设计。
1 系统结构
系统主要由A/D 转换器、FPGA 和ARM 处理器三大部分组成。通过AD 芯片以1～40MHz 的采样率把输入模拟信号转换为12bit 精度的数字信号，经过FPGA 中的FIFO 存储器缓存后由ARM 处理器以DMA的方式接收采集数据，再通过IDE 接口存储数据到大容量硬盘，ARM 处理器接收数据之前可在FPGA 中以硬件实现数字滤波，处理分析，数据压缩等硬件单元，或由ARM 处理器做一些简单的处理。图1 是系统的结构框图。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
