×

常见电子类硬件笔试题整理大全(含答案)快来学习吧

消耗积分:0 | 格式:doc | 大小:1.74 MB | 2018-11-03

y山己几

分享资料个

硬件电子工程师常见笔面试题目,包含数电模电知识,单片机及信号处理,内含名企面试真题。

  模拟电路

  1、基尔霍夫定理的内容是什么?

  基尔霍夫定律包括电流定律和电压定律

  电流定律:在集总电路中,任何时刻,对任一节点,所有流出节点的支路电流的代数和恒等于零。

  电压定律:在集总电路中,任何时刻,沿任一回路,所有支路电压的代数和恒等于零。

  2、描述反馈电路的概念,列举他们的应用。

  反馈,就是在电子系统中,把输出回路中的电量输入到输入回路中去。

  反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。

  负反馈的优点:降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用。

  电压负反馈的特点:电路的输出电压趋向于维持恒定。

  电流负反馈的特点:电路的输出电流趋向于维持恒定。

  3、有源滤波器和无源滤波器的区别

  无源滤波器:这种电路主要有无源组件R、L和C组成

  有源滤波器:集成运放和R、C组成,具有不用电感、体积小、重量轻等优点。

  集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限,所以目前的有源滤波电路的工作频率难以做得很高。

  数字电路

  1、同步电路和异步电路的区别是什么?

  同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

  异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。

  2、什么是“线与”逻辑,要实现它,在硬件特性上有什么具体要求?

  将两个门电路的输出端并联以实现与逻辑的功能成为线与。

  在硬件上,要用OC门来实现,同时在输出端口加一个上拉电阻。由于不用OC门可能使灌电流过大,而烧坏逻辑门。

  3、解释setup和hold time violation,画图说明,并说明解决办法。(威盛VIA2003.11.06上海笔试试题)

  Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。

  保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time不够,数据同样不能被打入触发器。

  建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。

  4、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试)

  在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。

  产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。

  解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。

  1、用与非门等设计全加法器。

  答:设加数为 A 和B,低位进位为C,和为Sum,进位位为Cout,则用与非门设计的全加器如下图:

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !