搜索内容
登录
时序约束
1人关注
时序约束通俗来讲，就是设计者需要告诉软件（Quartus、Vivado、ISE等工具）应该从哪个引脚输入信号、输入信号需要延迟多长时间、时钟周期是多少。这样软件在布局布线的时候就知道怎么去操作，从而满足设计要求。
...展开
71
文章
1
视频
25
帖子
13403
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
采用时序约束完成功能等价的FPGA和ASIC
2017-10-14
834
4
工程师谈FPGA时序约束七步法
2016-10-26
506
0
全局时序约束
2016-09-01
385
0
FPGA时序约束方法
2015-12-14
811
19
altera 2014 官方时序约束Quartus II timequest定时分析器资料
2014-07-09
1536
39
UCF文件中时序约束的语法
2012-08-16
805
38
综合时序约束的FPGA和ASIC
2011-03-24
638
98
Xilinx时序约束培训教材
2011-03-16
1028
0
时序约束用户指南
2010-11-02
586
0
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
UHD
Protues
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
