×

综合时序约束的FPGA和ASIC

消耗积分:0 | 格式:pdf | 大小:221 KB | 2011-03-24

刘明

分享资料个

电子系统设计人员使用FPGA来实现他们的原型开发，利用器件的可编程能力验证硬件和软件。一旦设计准备好进行量产时，设计人员寻找某类ASIC以达到功耗、性能和成本目标，特别是，能够提供硬件平台和工具包的ASIC，支持目前采用了FPGA的设计，可以使用相同的I/O、存储器资源和IP。依据这些标准，设计人员降低了ASIC设计出现功能或者时序错误的风险。本文讨论Altera HardCopy ASIC的发展、体系结构和功能，它作为封装和引脚兼容FPGA匹配器件，非常适合实现设计量产。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(1)
发评论
baipq@neusoft 2014-03-24
0 回复 举报
大大大大大大大大大大大大大大大大大 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !