聊一聊芯片设计的NDR是什么？

何谓芯片的“时钟”？芯片时钟是怎么一回事？

在timing path中为何ICG的delay跟一个组合逻辑似的？

IC后端概述（下）

浅析Formality形式验证里的案件

Clock Gating的特点、原理和初步实现

时序分析基本概念介绍<Uncertainty>

探讨下clock的基本定义（下）

时序分析基本概念介绍<generate clock>

时序分析Slew/Transition基本概念介绍

时序分析基本概念介绍—时钟sdc

时序分析基本概念介绍<sdc检查>

时序分析基本概念介绍<Skew>

clock gate时序分析概念介绍

时序分析基本概念—SDC概述

CTS时钟树综合对uncertainty的影响

时钟树综合CTS阶段如何去降低Latency和Skew

Congestion修复实例及脚本分享-加Blockage array/keepout margin

如何清除标准单元布局？验证Tie high/low Cells的过程

ICC2中的physical_status属性值都有哪些区别呢