搜索内容
登录
RTL
1人关注
RTL在电子科学中指的是寄存器转换级电路(Register Transfer Level)的缩写,也叫暂存器转移层次。
...展开
348
文章
30
视频
96
帖子
59451
阅读
关注标签,获取最新内容
全部
技术
资讯
资料
帖子
视频
在Vivado Synthesis中怎么使用SystemVerilog接口连接逻辑呢?
2024-03-04
721阅读
TTL三态门输出电路优点 TTL三态门输出电路图
2024-02-18
2951阅读
功耗优化已经成为SoC设计成功与否的关键因素了吗?
2024-01-22
309阅读
VCS 仿真option 解析
2024-01-06
1758阅读
Vivado 2023.2版本的新增功能
2024-01-02
2122阅读
如何用RTL原语实现MUX门级映射呢?
2023-12-14
988阅读
AMD锐龙8040产品全球首发!
2023-12-14
1191阅读
在SpinalHDL里在顶层一键优化Stream/Flow代码生成
2023-12-14
520阅读
如何使用SystemC做RTL和C/C++的联合仿真呢?
2023-12-13
869阅读
介绍一种通过SystemC做RTL/C/C++联合仿真的方法
2023-12-13
1098阅读
Multi-Die系统验证很难吗?Multi-Die系统验证的三大挑战
2023-12-12
987阅读
如何帮助MediaTek等公司将芯片调试效率提高10倍?
2023-12-09
741阅读
RTL仿真中X态行为的传播—从xprop说起
2023-12-04
1463阅读
什么是自动时钟门控结构呢?关于自动时钟门控的解析
2023-12-04
930阅读
讲一讲芯片设计中的verilog是什么
2023-12-04
904阅读
复位保护电路如何进行复位保护?
2023-12-04
620阅读
Standard cell是怎么应用到我们的后端设计中的呢?
2023-12-04
700阅读
UVM环境的看门狗怎么没看住超时了?
2023-12-04
907阅读
环境wait了一次为啥执行了两次?
2023-12-04
272阅读
force之后,采样时怎么没生效呢?
2023-12-04
471阅读
上一页
2
/
19
下一页
相关推荐
更多 >
高云半导体
Zedboard
I2S
SoC FPGA
简单PLD
UltraScale
逻辑芯片
16nm
三人表决器
Samtec
NCO
×
20
完善资料,
赚取积分