Verilog的基础知识

数字硬件建模SystemVerilog-按位运算符

实际电路中延时分为哪两种

Verilog HDL指定用户定义原语UDP的能力

Verilog在设计时候的不方便地方

关于对Verilog代码的维护问题

深入理解FPGA Verilog HDL语法(一)

ModelSim手动仿真教程

Verilog进行组合逻辑设计时的一些注意事项

Verilog testbench总结

从仿真器的角度对Verilog语言的语法规则进行解读

Verilog/FPGA开源项目介绍

SystemVerilog包的简介与使用

高覆盖率的Verilog代码的编写技巧

vcs学习笔记(常用选项/仿真流程/代码覆盖率/综合后仿真/图一乐技巧)

如何在Verilog中创建有限状态机

FIR滤波器的MATLAB与FPGA设计

Verilog系统函数和边沿检测

Verilog赋值和结构说明语句

Verilog设计过程中的一些经验与知识点