SpinalHDL中Bundle数据类型的转换

FPGA流水灯的设计流程

FPGA编程三大范例

基本逻辑电路、时序电路、组合电路设计

一文浅析case、casex、casez区别

浅谈SystemVerilog中的数据类型转换

systemverilog bins是如何去定义的

关于HDLBits的Verilog实现

Verilog程序编写规范

数字芯片中的verilog代码描述

利用同步fifo实现对输入序列的检测

Verilog的程序框架案例

使用Verilog/SystemVerilog硬件描述语言练习数字硬件设计

移位寄存器的设计与实现

SystemVerilog中枚举类型的使用建议

使用Verilog/SystemVerilog硬件描述语言练习数字硬件设计

verilog基础之规范化参数定义parameter

SpinalHDL里如何实现Sobel边缘检测

Verilog比较方便的特点

verilog仿真工具编译