搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
713
文章
652
视频
948
帖子
114220
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
Verilog的程序框架案例
2022-09-13
1836阅读
使用Verilog/SystemVerilog硬件描述语言练习数字硬件设计
2022-09-08
2388阅读
移位寄存器的设计与实现
2022-09-06
5648阅读
SystemVerilog中枚举类型的使用建议
2022-09-01
2460阅读
七分频分频器与饮料售货机控制器verilog代码
2022-09-01
639阅读
Verilog中clk为什么要用posedge，而不用negedge
2022-08-31
5378阅读
Verilog如何做到心中有电路?
2022-08-31
1735阅读
使用Verilog/SystemVerilog硬件描述语言练习数字硬件设计
2022-08-31
2613阅读
verilog基础之规范化参数定义parameter
2022-08-30
7089阅读
智能行业将数据放在首位
2022-09-10
1107阅读
SpinalHDL里如何实现Sobel边缘检测
2022-08-26
1852阅读
HDLBits: 在线学习SystemVerilog（三）-Problem 10-14
2022-08-24
2102阅读
IEEE SystemVerilog标准:统一的硬件设计规范和验证语言
2022-08-25
677阅读
产生Congestion的主要原因
2022-08-18
2769阅读
Verilog比较方便的特点
2022-08-17
960阅读
RTL设计中如何做到低功耗设计
2022-08-15
1860阅读
芯片设计之门级仿真
2022-08-15
3671阅读
verilog仿真工具编译
2022-08-15
9418阅读
Verilog的基础知识
2022-08-15
3221阅读
芯片设计之仿真工具
2022-08-12
4583阅读
上一页
24
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
STC12C5A60S2
UHD
74ls74
×
20
完善资料，
赚取积分
下载APP
搜索内容
