FPGA设计中的反馈路径可以怎么优化呢？

FPGA的原理与结构 如何快速上手Verilog HDL?

size()和$size这两种方式有什么样的区别呢？

verilog中的task用法

如何构建一款先进的数字仿真器？

FPGA入门之信号类型

FPGA入门之模块结构

FPGA中何时用组合逻辑或时序逻辑

Verilog HDL之步进电机驱动控制

SystemVerilog中“软约束”与“硬约束”的应用示例

让ChatGPT跑个VCS仿真真的能实现吗？

IC验证中的打包思想简析

在FPGA设计中怎么应用ChatGPT？

编写一个创建模块dut实例的测试平台

FPGA设计总结十五条

一些有趣的数组相关的SystemVerilog约束

SystemVerilog coding过程中你在哪里声明临时变量

使用SystemVerilog解决数组问题

Xilinx RapidIO核例子工程源码分析

聊聊SystemVerilog编码层面提速的若干策略