资料下载
×
如何使用FPGA实现GPS失步下精确守时
消耗积分:0 |
格式:rar |
大小:0.42 MB |
2021-02-03
分享资料个
选用M+12 Timing 0ncore Receiver GPS模块、CvcloneⅡ系列EP2C8现场可编程逻辑门阵列（FPGA）、10MHz高精度恒温晶振等设计硬件电路，实现GPs时钟在失步情况下精确对时。由GPS模块接收GPS卫星授时信号，输出秒脉冲和GPS时标至FPGA．同时恒温晶振10 MHz脉冲信号输至FPGA．经FPGA处理后的秒脉冲信号和GPS时标信息通过驱动电路并行送到串口或光纤模块。软件分成秒脉冲上升沿判别、10 MHz晶振脉冲计数、GPS失步情况下秒脉冲生成、GPS时标接收／发送4个功能模块．用VHDL语言对各软件模块进行功能开发．并给出了程序清单。仿真和试验结果表明，该方法可保证GPS时钟在失步12 h内秒脉冲误差小于50Us。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
