资料下载
×
基于FPGA的CAVLC解码器设计
消耗积分:0 |
格式:rar |
大小:1.82 MB |
2017-11-16
分享资料个
为了提高H．264解码器中基于上下文的自适应变长CAVLC解码器的查表速度，本文给出了一种基于FPCJA的CAVLC解码工程解决方案。首先在同一码表中根据码字前缀o的个数对码表进行分组，减小查表的遍历深度。分组后再采用根据后缀计算查表，减少条件判断的次数，以提高查表速度。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
