×

如何使用AVR和CPLD实现高速数据采集系统的设计

消耗积分:0 | 格式:rar | 大小:0.25 MB | 2020-07-20

分享资料个

  为了提高数据采集卡的速度,同时降低成本,设计一种并行数据采集系统,要求并行采集速度大于10 Mb/s。整个系统由AVR与CPLD控制实现,通过MAXl308完成模数转换,并设计搭建了其外围电路。采用12路数据存储模式存储高速采集的数据。实验依据存储要求搭建硬件电路并调试,示渡器显示的波形结果8组脉冲序列完全对齐,没有出现时序混乱.同时并行处理过程中不相互影响,实现了低成本高速多路采集的设计要求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !