Xilinx 7系列FPGA SelectIO IDDR的操作模式详细概述-电子发烧友网

　　在7系列设备的ILOGIC block中有专属的registers来实现input double-data-rate（DDR） registers。这些特性可以通过实例化IDDR 原语实现。

　　所有进入到I/O tile 的clocks都是完全多路复用的，即在ILOGIC和OLOGIC之间没有clock sharing。 IDDR原语支持如下的操作模式：

　　• OPPOSITE_EDGE mode

　　• SAME_EDGE mode

　　• SAME_EDGE_PIPELINED mode

　　在Virtex-6架构中，SAME_EDGE和SAME_EDGE_PIPELINED模式是一样的。这些模式允许设计者在ILOGIC block中把falling edge的data传输到rising edge domain里，节省CLB和clock resources，而且提高了性能。这些模式用DDR_CLK_EDGE定语可以实现。下面介绍详细介绍这些模式。

　　OPPOSITE_EDGE 模式

　　一个传统的DDR solution或者叫OPPOSITE_EDGE模式，通过在ILOGIC block中的一个single input完成的。输出Q1在clock的上升沿，Q2在clock的下降沿时，data输出到FPGA里。这个结构和Virtex-6 FPGA类似。下图显示了使用OPPOSITE_EDGE模式时，input DDR的时序图。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

Xilinx 7系列FPGA SelectIO IDDR的操作模式详细概述

Xilinx-ISE9.x-FPGA-CPLD设计指南合集

XILINX ARTIX7系列FPGA芯片产品目录

Xilinx 7系列FPGA简介--选型参考

如何使用Xilinx的FPGA对高速PCB信号实现优化设计

基于xilinx FPGA验证ASIC可能遇到的timing问题

Xilinx FPGA IO的GTLP和HSTL电平标准的详细说明

Xilinx 7 系列FPGA中的Serdes总结

FPGA JTAG的配置模式详细说明

Xilinx FPGA的SerDes接口详细说明

Xilinx 7series FPGA SelectIO的资源ODDR详细说明

FPGA的IDDR与ODDR使用资料详细说明

Xilinx7系列FPGA IO资源的电气特性

Xilinx IDDR原语时序图的详细资料说明

Xilinx7系列FPGA选择资源用户指南

Xilinx 7系列FPGA时钟资源

Xilinx 7系列FPGA嵌入式内存优势

Xilinx 7系列FPGA内存资源的用户指南

Xilinx 7系列FPGA选择资源的技术参考指南

Xilinx 7系列FPGA可配置逻辑块的用户指南

FPGA的发展现状与趋势详细说明

FPGA内部结构的详细介绍

CPLD和FPGA的厂商详细资料概述

FPGA视频教程之FPGA开发流程的详细资料概述

Xilinx 7系列FPGA的数据手册详细资料概述

Xilinx所有可编程7系列产品选择指南资料免费下载

Xilinx virtex-6系列产品的资料概述

Xilinx Kintex-7 FPGA系列产品简介

xilinx的FPGA芯片选型手册免费下载

FPGA的设计流程是怎么样的？FPGA设计流程指南详细资料免费下载

SOPC和FPGA的介绍和基础实验的详细资料概述

Xilinx SelectIO资源内部的IDELAYE2应用介绍

Xilinx 7系列FPGA功能特性介绍

Xilinx fpga芯片系列有哪些

AMD Xilinx 7系列FPGA的Multiboot多bit配置

简述Xilinx 7系列FPGA芯片相关知识

Xilinx 7系列与Ultrascale系列FPGA的区别

Xilinx FPGA的GTx的参考时钟

Xilinx 7系列FPGA的时钟结构解析

Xilinx源语：Input DDR Overview(IDDR)介绍

Xilinx FPGA的上电模式的四种类型

XILINX可编程逻辑®7系列FPGA

Xilinx系列FPGA SelectIO简介

Xilinx SelectIO IP的GUI参数详解及应用设计

Xilinx 7系列FPGA管脚是如何定义的？

Xilinx 7系列FPGA时钟和前几代有什么差异？

关于IDDR与FPGA的介绍与浅析

Xilinx 7系列FPGA SelectIO信号设计

Xilinx 7系列四类FPGA介绍说明

xilinx源语中IDDR和ODDR介绍

详解Xilinx FPGA的配置模式（Master/Slave模式，Serial/SelectMAP模式）

SelectIO该怎么来实现LVDS的详细步骤

xilinx7系列FPGA新设计的IO专用FIFO解析

Xilinx 7系列FPGA介绍

xilinx7系列FPGA的7种逻辑代码配置模式

SelectIO体系结构及高速SelectIO向导的本机模式介绍

Xilinx FPGA之间的25Gbps传输数据模式介绍

如何使用纯模式或组件模式进行设计

如何操作Xilinx功耗估算器

Xilinx FPGA底层资源架构与设计规范

集成Xilinx内核生成器IP至FPGA VI详细步骤

下载排行榜

对讲机原理、使用及纵图集

马可尼IFR 2945A综合测试仪使用手册

基于STM32微处理器为核心的水质监测系统

基于51单片机TEA5767收音机数码管显示设计

摩托罗拉P200写频软件

GB/T 43526-2023 用户侧电化学储能系统接入配电网技术规定