资料下载
Xilinx 7系列FPGA时钟资源
分享资料个
本文档的主要内容详细介绍的是Xilinx 7系列FPGA时钟资源的
Xilinx7系列FPGA包括四个FPGA系列，它们都是为最低功耗而设计的，以使一个通用设计能够跨系列扩展以获得最佳的功率、性能和成本。斯巴达-7系列是7系列产品中密度最低、成本最低的入门级产品。Artix-7系列针对成本敏感、高容量应用，针对每瓦最高性能和每瓦带宽进行了优化。Kintex-7系列是一种创新型FPGA，针对最佳性价比进行了优化。Virtex-7系列针对最高的系统性能和容量进行了优化。
7系列FPGA时钟资源通过专用的全球和地区I/O和时钟资源管理复杂和简单的时钟要求。时钟管理块（CMT）提供时钟频率合成、扭曲和抖动过滤功能性。非-在设计时钟功能时，不建议使用本地路由等时钟资源。
•全局时钟树允许设备上的同步元件计时。
•I/O和区域时钟树允许最多三个垂直相邻的时钟区域计时。
•CMT，每个CMT包含一个混合模式时钟管理器（MMCM）和一个锁相环（PLL），位于I/O列旁边的CMT列中。为了计时，每个7系列设备被划分为时钟区域。
•时钟区域的数量随设备大小而变化，从最小设备的一个时钟区域到最大设备中的24个时钟区域。
•时钟区域包括50个CLB和一个I/O组（50个I/O）的区域中的所有同步元件（例如：CLB、I/O、串行收发器、DSP、块RAM、CMT），中心有一个水平时钟行（HROW）。
•每个时钟区域从HROW向上和向下跨越25个CLB，并水平跨越设备的每一侧。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
