资料下载
×
基于I2C Bus MasterI2C interface的参考设计
消耗积分:2 |
格式:pdf |
大小:75.43KB |
2021-01-10
英雄孤寂
分享资料个
说明
- I2C总线主参考设计旨在演示如何在CPLD / FPGA器件中构建和使用快速且可配置的I2C总线主控制器。凭借这种I2C总线主控制器提供的灵活性，设计人员可以与多达128个以标准或快速模式运行的不同I2C从设备进行通信，事务范围为1至256字节。用户还可以自定义VHDL代码以满足他们自己的特定要求，从而在保持速度性能的同时减少宝贵的CPLD / FPGA面积。此设计符合飞利浦I2C总线规范版本1.0
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
