资料下载
×
如何实现FPGA门延时的方案详细说明
消耗积分:0 |
格式:rar |
大小:0.66 MB |
2021-01-26
分享资料个
通过FPGA（现场可编程门阵列）时序模型分析得出FPGA门延时的方案，综合利用FPGA各种布局布线EDA工具，摸索出一套人工干预FPGA布局布线的方法，使FPGA门延时能够有效地用于时序调整，调整精度可达到纳秒级。该方法具有不增加任何额外器件，成本低、高效方便的特点。
在开发CCD时序过程中发现CCD的两相电荷转移时序与CCD电荷转移效率密切相关，直接影响CCD最后输出信号的品质。但另一方面从FleA（现场可编程门阵列）产生信号到焦面，其间往往要经过传输、放大、驱动等多个环节，不町避免地对时序产生延迟，导致信号品质下降。为了消除这些偏差，通常需要将相位进行1～10ns的调整，需要200MHz以上时钟；但为r控制高频干扰，一般会限制高频信号通过，由此引入固定门对信号进行调整。本文阐述了一种使用FPGA内部门的固定延时进行时序调整的方法，该方法不需要额外的硬件支持，只需通过FPGA软件对FPGA的综合、布局、布线的过程加以干预就可以实现。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
